注意：このコーナーは、同じマシンへの改造を約束するものでは、ありません。
また、失敗すると最悪マザーボード他を破損しますが、当方は一切の責任を取れません。
FSB75MHzへの注意点
V3桁タワー型に使われるG8YDPはCY2265と言うPLLを使用しています。（PLLが何か解らない方は自分で調べてください）
このPLLは、FSB75MHzの設定を持っています。まずはFUNCTION TABLEを調べてみると・・・
一番左のS2の項目に注目します。ここを１から0にすると、ベースクロック（ここではCPUCLK）が75MHzになる事が解ります。
つまり1（プルアップ）を0（プルダウン）にするだけで良い訳ですが、注意することが有ります。CY2265のデーターシートには
と言う記述があります。
つまり10Kオームの抵抗をS2とプルアップ、ダウンする所との間に入れなければなりません。
さて、実際のG8YDPではどうなっているのでしょう・・・
ピンアサインを見れば、一目瞭然ですが、5番ピンがそのピンという事になります。写真はG8YDP ZA5(青札タワー)です。配線は水色で示してありますが、8G1と言う位置で103抵抗でプルアップされている様子が解ると思います。
つまり写真上抵抗のすぐ下の所でパターンカット。抵抗の下側から配線をしてプルダウンするというのが一般的かなと思います。プルダウンする位置は自分で捜してください。写真の部分だけでもいくらでも有ります。
なお、G8YDP □ A10A型の場合はPLLの配線が違うので注意して下さい。（理屈は一緒です。）写真では解りませんが、5番ピンの配線は一度マザーボードの裏側に回って8G2のすぐ手前で、また表面に出てきます。そして8G1と8G2に分岐されていて、8G2はDIMM 2に繋がれています。変な所でプルダウンするとDIMM 2が死にますので、8G1の先をパターンカットするのは必須です。
一応FSB75MHzと66MHzとを切替えるようにマザーボード上にジャンパピンを立てました。
次は原発乗っ取り改造です・・・がVALUESTAR協定で既に書き尽くしたかも・・という事で更新するかどうか不明。
