CHANPONZERO（３）について
玄人志向のCHANPONZERO 2/3 は、PCI > Hintブリッジ > AGP+PCIと言う構造になっています。
このパーツを使用する対象はPC-9821でしょうし、少なくても設定はデフォルトのままでしょう。
ライザー側？のジャンパピン等も普通に使う分には変更の必要が無いと言う事で無視していましたし、
そんな所を弄らなくても十分動いています。
しかし以前から気にはなっていた所なので、ブリッジの機能共々少し調べてみる事にしました。
＃ ここの説明では、Hintブリッジが付いていてPCIスロットに挿す方を「ブリッジボード」と、下の写真の方を「ライザーボード」と呼びます。
AGPスロット寄りのPCIをPCI*1として、CN 3、4 コネクタ寄りのPCIをPCI*2として考えて見ましょう。他は基板のパターン通りの命名です。
AGPスロットの信号線の多くは、PCI>AGP間に有る２つのP15C 16211A・・・・と書かれた物？に繋がれている（これはCHANGE AGP2PCIにも使われている）ので、詳細は解りません。
まあ、AGPスロットの信号線自体僕は解って無いので、ここでは考えない事にします。（ぉ
割り込み線 PIRQ#(0、1、2、3)と、INT#A、B、C、Dとの関係について
ブリッジボードの挿すPCIとライザーボードのPCIスロットとの割り込み線は、どの様な関係に有るのでしょうか。
ここは、Hintブリッジのデーターシートも無いし、チップからの配線を追うと言う事も難しいので、実際にボードを挿して見ていきましょう。
機種はPC-9821 RvII26/N20です。
ソフトはまりも氏のPCIlistを使わせて頂きました。
PC-9821 PCI device list [ PCIlist ] Version 1.14 Copyright(C) 2003-04 まりも PCI BIOS Version 2.10, Last bus number(BIOS)=1, Configuration mechanism #1 [ IRQ routing by PCI-C(ISA) bridge ] PIRQ#0 ==> IRQ 6 PIRQ#1 ==> IRQ 9 PIRQ#2 ==> IRQ 5 PIRQ#3 ==> IRQ 3 Bus :Device Class IRQ INT#A INT#B INT#C INT#D SLOT [ 0]:[10] *** ** PIRQ#2 --- --- --- Onboard [ 0]:[11] EtherNet 3 PIRQ#3 --- --- --- Onboard [ 0]:[12] *** ** PIRQ#0 PIRQ#1 PIRQ#2 PIRQ#3 PCI SLOT#2 [ 0]:[13] *** ** PIRQ#1 PIRQ#2 PIRQ#3 PIRQ#0 PCI SLOT#3 [ 0]:[14] PCI--PCI ** PIRQ#2 PIRQ#3 PIRQ#0 PIRQ#1 PCI SLOT#1
これは、rオプションでの結果ですが、本体PCI SLOT#1にCHANPONZEROを挿した事が、解ります。
また、PIRQ#の全てに違うIRQが割り振られているので、ブリッジの先のデバイスのPIRQ>INTの関係も解りやすいです。
ここでは、AGPにGeForce FX5700Ultra(玄人志向)、PCI*1にYMF744の音源ボード、PCI*2にVIA6202なUSBボードを差しました。
PC-9821 PCI device list [ PCIlist ] Version 1.14 Copyright(C) 2003-04 まりも PCI BIOS Version 2.10, Last bus number(BIOS)=1, Configuration mechanism #1 Bus Dev Func Class Vendor IRQ INT B/M P/E I/O MEM MWI SER PED DPD SED CL [0]:[ 0] PCI--HOST RCC -- Yes No No Yes No Yes - - - 8 [0]:[ 6] 98C-Bus B NEC -- Yes No Yes Yes No Yes - - - - [0]:[ 7] 98 VIDEO NEC -- No No Yes Yes No No - - - - [0]:[11] EtherNet Intel 3 [A] Yes Yes Yes Yes No Yes - - - - [0]:[14] PCI--PCI HiNT ** Yes Yes Yes Yes No Yes - - - - [1]:[ 0] VGA-VIDEO nVIDIA 5 [A] Yes No No Yes No No - - - - [1]:[ 4] MM-AUDIO YAMAHA 5 [A] Yes Yes Yes Yes No Yes - - - - [1]:[10]:[0] USB VIA 6 [A] Yes No Yes No Yes No - - - - [1]:[10]:[1] USB VIA 9 [B] Yes No Yes No Yes No - - - - [1]:[10]:[2] USB VIA 5 [C] Yes No No Yes Yes No - - - -
注）上の結果は、まりもさんのCHACHAは未導入です。
この結果から、考察すると、
PCI*1（音源ボード：MM-AUDIOと表示されている）はINT#A=IRQ5なので、INT#A=PIRQ#2と言う組み合わせ、
つまりブリッジボードの刺さったPCIスロットと同じ割り込みをしている、と判断出来ます。
PCI*2の方はINT#A=IRQ6なので、INT#A=PIRQ#0と言う組み合わせであることが解ります。
まとめ ： RvII26のPCIのSLOT#1に挿した場合
PIRQ#0 |
PIRQ#1 |
PIRQ#2 |
PIRQ#3 |
|
RvII26 PCI SLOT#1 |
INT#C |
INT#D |
INT#A |
INT#B |
CHANPONZERO PCI*1 |
INT#C |
INT#D |
INT#A |
INT#B |
CHANPONZERO PCI*2 |
INT#A |
INT#B |
INT#C |
INT#D |
と言う組み合わせになります。
JP1、JP6について
これは、上の説明にあるINT#とPIRQ#の組み合わせを設定する物です。
それぞれ、PCIから割り込み線である A6(INT#A)、B7(INT#B)、A7(INT#C)、B8(INT#D)はジャンパの２番ピンに配線されて、
ブリッジから到達したPIRQ#にジャンパで設定される様になっています。
PCI*1はJP6で、PCI*2の方はJP1で、割り込み線の配列を設定出来る様になっています。
INT#線はテスタで配線を追い、ブリッジから伸びるPIRQ#の信号は、上の割り込み線の解析結果から導き出しています。
この配列からすると、ジャンパを差し替えて割り込み配列を変える事は、可能です。（必要かどうかは別として）
JP6の方は全て2-3ピンに挿すと、INT#A=PIRQ#3の組み合わせになるし、JP1の方は、全て1-2ピンに挿すと、INT#A=PIRQ#2の組み合わせになります。
（まあ、マルチファンクションなボードを挿さないのなら、INT#Aだけの配線でもOKっぽく組み合わせは自由自在ですが、話がややこしくなるので無視します。）
但し、勝手にここの設定だけを弄っても、動く動かないは他との兼ね合いですから、上手く動かないのは明白ですね。
また、PIRQ#の配線を追っていくと、CN4コネクタの 35pin=PIRQ#0 , 36pin=PIRQ#1 , 37pin=PIRQ#2 , 38pin=PIRQ#3 と言う事も判りました。
ただし、これはブリッジボードを挿すPCIのINT#/PIRQ#に依存する物なので、必ず上の説明にあるコネクタ＞PIRQ#線になる訳ではないので、注意して下さい。
PCIデバイス番号 （IDSEL）について、JP10 JP5の設定
それぞれのPCIスロットのPCIデバイス番号は、ボード上のジャンパに引き出されて、設定可能になっています。
ライザーボード上のJP10 PCI*1、JP5 PCI*2 がそれで、PCIスロットのA26pinがジャンパ2pinに配線されています。
JP10 PCI*1 |
JP5 PCI*2 |
||||
1 |
2 |
3 |
3 |
2 |
1 |
A29pin(AD20) |
A26pin(IDSEL) |
B29pin(AD21) |
A23pin(AD26) |
A26pin(IDSEL) |
A25pin(AD24) |
標準では、JP10は1-2でAD20に、JP5は3-2でAD26に繋がれています。
また、PCIlistの結果からすると、Hintブリッジ経由の場合、デバイス番号はAD番号マイナス16という数値にデコードされるようです。
割り込み線（のルーティング）とデバイス番号の関係
これらの結果から考えると、ブリッジの先でも割り込み線とデバイス番号の関係は基本通り行われていて、
基準はPCI-PCIブリッジの挿すPCI SLOTと言う事になります。
RvII26/N20のPCI SLOT#1（INT#A=PIRQ#2の組み合わせ）に挿した場合
ブリッジの先のPCIもINT#A=PIRQ#2の組み合わせにした場合、デバイス番号は4の剰余系の法則から、デバイス番号は(0)、4、8、12・・・・
INT#A=PIRQ#3の場合、デバイス番号は、1、5、9、13・・・と言う風になります。
さて、その意味でジャンパセッティングを変えた場合、動作する設定がもう一つある事になります。
その設定は、JP6全て2-3、JP1全て1-2、JP10 2-3、JP5 1-2にした場合（全てデフォルトと逆）のみ正常にデコードされると思われます。
（PCI*1はデバイス番号5に、PCI*2はデバイス番号８に、）
一応、上のRvII26の条件に合わせて、ライザー側のジャンパだけ逆設定で、PCIlistを走らせて見ました。
結果は、ここに 置いておきます。
REQ#/GNT# （バスマスタ信号線）について
バスマスタ線はチップからの個別配線で繋がれていますから、特に問題は無さそうですが、一応CN4コネクタまではパターンを追いました。
PCI*1 A17 GNT# = CN4コネクタ 17番pin B18 REQ# = CN4コネクタ 14番pin
PCI*2 A17 GNT# = CN4コネクタ 15番pin B18 REQ# = CN4コネクタ 12番pin
です。
CLK信号線（B16=CLK）について
これも、ブリッジ経由からの、個別配線となります。
PCI*1 = CN4 21pin
PCI*2 = CN4 23pin
となります。
まとめて見ると、ライザーボード側のCN4コネクタ側は、個別配線が多いので改造ベースにはここから配線を拝借するのが良いかと思います。
特別企画 なにが特別かは判りませんが
CHANPONZEROのキースリットを削ってしまおう、のコーナー
